逻辑操作与容错协议logical
容错逻辑操作
纠错循环必须与逻辑门、测量、注入和码切换共同设计。
- 成熟度
- 核心基础
- 重要度
- 核心主题
- 证据
- 3 篇代表来源
01
范围与辨析
本主题聚合受保护逻辑门、逻辑测量、码变形、teleportation 和非 Clifford 资源接口。单纯逻辑存储、物理 gate benchmark 与完整算法资源估算不在此处合并。
02
核心机制与研究判断
核心机制
- transversal gates
- lattice surgery
- braiding / code deformation
- gauge fixing
- teleportation gates
- magic-state distillation
适用场景
- 在从量子存储扩展到可计算工作负载时，用它选择满足容错性和门集覆盖的逻辑协议。
比较维度
- 比较可实现门集、时空体积、ancilla/工厂、连接、feed-forward、逻辑错误和组合能力。
至少报告
- 声明逻辑操作定义、码距变化、syndrome 轮、边界条件、frame 规则和失败判据。
重点风险
- 单个 transversal 或 lattice-surgery gadget 的性能不能代表通用门集和整段程序开销。
03
全栈位置与直接关系
logical/logical/logical-ops← 依赖逻辑态制备通过编码器、稳定子投影、测量或 teleportation 准备 |0_L>, |+_L> 与任意逻辑态。→ crosslayer容错计算层把纠错循环嵌入逻辑 Clifford、非 Clifford、lattice surgery 与 magic-state 工厂。→ 扩展容错码切换在不中断逻辑保护的条件下，把编码态从一个量子码转换到另一个量子码，以组合不同码的存储、门集或硬件优势。→ 扩展Gauge fixing 逻辑协议通过改变所测 gauge 生成元并投影到选定 gauge，把同一 subsystem code 的不同编码表示用于暴露逻辑门或转换相关码。→ 扩展Lattice surgery 逻辑协议把一系列容错联合逻辑测量、patch merge/split 和 Pauli-frame 更新组合成 CNOT、teleportation、注入或更大规模逻辑计算。→ 扩展横向逻辑门通过码块之间逐位置或分区对应的物理操作实现逻辑门，使单个故障不会在同一码块内扩散成不可纠正多比特错误。→ 扩展码形变与编织通过逐步改变稳定子、边界或拓扑缺陷的位置与类型，在始终受保护的码空间中移动逻辑信息或实现逻辑门。→ 扩展分段式容错逻辑门把会传播错误的非横向逻辑线路分成若干片段，并在片段之间插入纠错，使任一允许 fault set 的传播在检查点仍可纠正。→ 扩展基于量子隐形传态的纠错与逻辑门借助编码纠缠资源、Bell 型测量和经典 feed-forward，把逻辑态转移到刷新后的码块，同时完成纠错、逻辑门或码接口。→ 扩展容错逻辑门实验在编码态上执行具有显式 fault-containment 结构的逻辑门，并相对非容错或未编码基线验证其容错收益。→ 依赖逻辑操作 benchmark在明确的纠错、检测和 post-selection 规则下评估逻辑制备、测量与门操作的错误、接受率和资源代价。
04
代表证据
实验里程碑2025
Experimental fault-tolerant code switchingIvan Pogorelov, Friederike Butt, Lukas Postler, Christian D. Marciniak, Philipp Schindler, Markus Müller and Thomas Monz来源2019
Quantum error correction and universal gate set operation on a binomial bosonic logical qubitLing Hu et al.来源2020
Error-transparent operations on a logical qubit protected by quantum error correctionY. Ma et al.05