硬件平台与控制架构hardware
低温与近 QPU 经典控制
把采集、判决、解码或波形控制的一部分下沉到低温级或靠近量子处理器的位置，以满足带宽、功耗和闭环延迟约束。
- 成熟度
- research
- 重要度
- 重要主题
- 证据
- 2 篇代表来源
01
范围与辨析
需区分室温 FPGA、低温 CMOS 与 QPU 邻近控制，记录温级、链路带宽、功耗、数值精度和尾延迟；纯算法 decoder 不属于本条目。
02
核心机制与研究判断
核心机制
- temperature stage
- I/O bandwidth
- power budget
- fixed-point precision
- tail latency
适用与评测约束
- Platform
- cryogenic classical control
- Connectivity
- must be declared
- Feedback Latency
- must be declared
- Measurement Reset
- must be declared
- Native Operations
- must be declared
- Parameter Snapshot Date
- required for numeric claims
03
全栈位置与直接关系
hardware/control/cryogenic-classical04