crossreffound
17累计引用
- 近两年引用
- 未提供
- 观测日期
- 2026-07-28
- 推导版本
- qec-impact-v1
← 返回论文库2 2 5
Paper · 2023 · Quantum 7, 1205
Pipelined correlated minimum weight perfect matching of the surface code
Paler and Fowler
发布策略证据先于发布
证据定位5 / 5
关联技术5
代表角色2
指标观测2026-07-28
Research record
当前收录说明
Correlated MWPM processing for repeated-round surface-code detection events.
Impact snapshots
分 provider 的动态影响力
openalexfound
19累计引用
- 近两年引用
- 11
- 观测日期
- 2026-07-28
- 推导版本
- qec-impact-v1
Crossref 与 OpenAlex 的口径和更新节奏不同，因此分别披露；这里不计算统一影响力分、热门分或质量分。
Representative roles
这篇论文为什么被选为代表来源
参考实现核验 2026-07-28
Correlated matching
Develops pipelined correlated MWPM for repeated surface-code cycles and analyzes throughput and logical performance.
Algorithm and pipeline sections; benchmark figures参考实现核验 2026-07-28
低温与近 QPU 经典控制 · real_time_feedback_stack
Provides a pipelined decoder architecture and hardware-facing latency/throughput design.
FPGA architecture, pipeline and latency/resource tablesConnected entities
这篇论文支撑的技术实体
综合征方法来源证据
Detection events
相邻轮测量结果的变化构成时空检测事件，是 surface-code 与 circuit-level decoding 的核心输入。
已随源数据核验可复查定位
Abstract and Sections 2-3 defining detection events and correlated matching input原始来源在上述位置定义、构造、实现或实证讨论了“Detection events”，用于支撑该技术实体与论文的显式连接。
解码器来源证据
Decoder 选择
依据码结构、噪声、精度、吞吐和硬件延迟预算选择算法范式。
已随源数据核验可复查定位
Abstract and Sections 2–4; parallel reweighting, high-confidence matching and final general matching stagesMakes real-time latency and correlation handling explicit selection criteria for a surface-code decoder.
解码器来源证据
Matching 系
将 detection events 配对或在相关图上求近似最优纠错链。
已随源数据核验可复查定位
Abstract and Sections 2-4 describing pipelined correlated minimum-weight perfect matching原始来源在上述位置定义、构造、实现或实证讨论了“Matching 系”，用于支撑该技术实体与论文的显式连接。
解码器来源证据
Correlated matching
在 matching 图的构造、重加权或流水线修正中显式利用相关故障机制，使解码不再假设所有 detector 边彼此独立。
已随源数据核验可复查定位
Algorithm, pipeline architecture and surface-code benchmark sectionsProvides an auditable correlated-MWPM pipeline and throughput benchmark.
硬件来源证据
低温与近 QPU 经典控制
把采集、判决、解码或波形控制的一部分下沉到低温级或靠近量子处理器的位置，以满足带宽、功耗和闭环延迟约束。
已随源数据核验可复查定位
FPGA pipeline and resource/latency tablesSupplies a hardware-oriented classical processing implementation.