Logical quantum processor based on reconfigurable atom arrays

← 返回论文库

发布策略证据先于发布

证据定位4 / 4

关联技术4

代表角色1

指标观测2026-07-28

Research record

当前收录说明

当前迁移记录只包含书目信息和技术关联，摘要将在获得可靠来源后补充。

Impact snapshots

分 provider 的动态影响力

crossreffound

1077

累计引用

近两年引用: 未提供
观测日期: 2026-07-28
推导版本: qec-impact-v1

openalexfound

1041

累计引用

近两年引用: 777
观测日期: 2026-07-28
推导版本: qec-impact-v1

Crossref 与 OpenAlex 的口径和更新节奏不同，因此分别披露；这里不计算统一影响力分、热门分或质量分。

Representative roles

这篇论文为什么被选为代表来源

实验里程碑核验 2026-07-28

中性原子 QEC 平台 · 中性原子逻辑处理器实验 · 随码距增长的逻辑错误抑制 · 集成实时解码实验

Realizes a programmable logical processor with up to 280 atoms, distance scaling, mid-circuit readout, decoding and feed-forward.

Abstract; Figs. 1–4; logical processor, distance scaling and feed-forward experiments

Connected entities

这篇论文支撑的技术实体

硬件来源证据

中性原子 QEC 平台

利用光镊阵列、Rydberg 相互作用、原子输运和可重构连接实现编码、逻辑操作与 QEC 的硬件平台。

已随源数据核验可复查定位

Figs. 1–4; zoned processor and logical operations

Demonstrates reconfigurable atom transport, readout and encoded processing.

在全栈地图中查看 →

研究概念来源证据

随码距增长的逻辑错误抑制

在足够匹配的硬件、噪声、轮数和 decoder 条件下，直接比较多个码距的逻辑错误趋势。

已随源数据核验可复查定位

Surface-code d=3 to d=7 logical gate scaling

Provides an independent neutral-atom distance-scaling experiment.

在全栈地图中查看 →

研究概念来源证据

中性原子逻辑处理器实验

在可重构中性原子阵列上编码多个逻辑量子比特并执行逻辑门、feed-forward 或程序化逻辑线路。

已随源数据核验可复查定位

Up to 48 logical qubits and programmable logical circuits

Defines the neutral-atom logical-processor experimental milestone.

在全栈地图中查看 →

研究概念来源证据

集成实时解码实验

在真实实验控制路径中持续处理 syndrome，并在下一纠错或控制期限之前产生 recovery、帧更新或条件操作。

已随源数据核验可复查定位

FPGA image processing, decoding and feed-forward

Demonstrates real-time decoding in a neutral-atom logical processor.

在全栈地图中查看 →