4 个可见节点 · 0 条关系ELK layered + semantic lanes
A. 需求、数学与码设计从任务约束到稳定子、逻辑算符与码参数
B. 态制备、编码与量子线路把抽象码编译为可执行的容错量子操作
C. 噪声、综合征与时空检测事件物理错误经测量转化为经典解码输入
D. 经典解码与实时控制根据 syndrome history 推断逻辑等价类
E. 恢复、逻辑操作与评测闭环Pauli frame、容错计算、阈值与联合优化
hardware物理平台平台决定连接、门集、误差通道、测量速度和适合的码族。
core hardware离子阱 QEC 平台以离子内部态、集体运动模式和高连接度门实现小型码、重复纠错与逻辑操作，并可通过 QCCD 输运扩展的 QEC 平台。
experimental experiment容错逻辑门实验在编码态上执行具有显式 fault-containment 结构的逻辑门，并相对非容错或未编码基线验证其容错收益。
experimental experiment集成实时解码实验在真实实验控制路径中持续处理 syndrome，并在下一纠错或控制期限之前产生 recovery、帧更新或条件操作。
experimental Press enter or space to select a node. You can then use the arrow keys to move the node around. Press delete to remove it and escape to cancel.
Press enter or space to select an edge. You can then press delete to remove it or escape to cancel.